Docket No.: 67161-084 PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Takeshi MATSUNUMA : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: September 03, 2003 : Examiner:

For: SEMICONDUCTOR DEVICE INCLUDING INTERCONNECTION AND CAPACITOR, AND

METHOD OF MANUFACTURING THE SAME

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. JP2003-087436, filed on March 27, 2003.

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:gav Facsimile: (202) 756-8087

Date: September 3, 2003

Takeshi MATSUNUMA

September 3, 2003

# 日 本 PATENT OFFICE McDermott, Will & Emery **JAPAN**

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2003年 3月27日

出 願 番 Application Number:

特願2003-087436

[ ST.10/C ]:

[JP2003-087436]

Ш 人 Applicant(s):

三菱電機株式会社

2003年 4月25日

特 許 庁 長 官 Commissioner, Japan Patent Office



# 特2003-087436

【書類名】

特許願

【整理番号】

543915JP01

【提出日】

平成15年 3月27日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/04

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

松沼 健司

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊 【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 銅を含む導電体からなる配線とキャパシタとを備えた半導体 装置の製造方法であって、

第1の絶縁層を形成する工程と、

前記第1の絶縁層内に配線用孔とキャパシタ用孔とを形成する工程と、

銅を含む導電体で前記配線用孔を埋めることにより配線層を形成する工程と、

銅を含む導電体で前記キャパシタ用孔の一部を埋めることにより前記キャパシ タの一方電極を形成する工程とを備え、

前記銅を含む導電体で配線用孔を埋めることにより配線層を形成する工程と、 前記銅を含む導電体でキャパシタ用孔の一部を埋めることによりキャパシタの一 方電極を形成する工程とは同一工程で行なわれる、半導体装置の製造方法。

【請求項2】 前記配線層と前記キャパシタの一方電極とを覆う被覆層を形成する工程をさらに備える、請求項1に記載の半導体装置の製造方法。

【請求項3】 前記配線層を覆う前記被覆層は、バリア層であることを特徴とする、請求項2に記載の半導体装置の製造方法。

【請求項4】 前記配線層を覆う前記被覆層を除去する工程と、前記配線層を覆うバリア層を形成する工程とをさらに備える、請求項2に記載の半導体装置の製造方法。

【請求項5】 前記配線層と前記キャパシタの一方電極とを覆う前記被覆層を覆うように第2の絶縁層を形成する工程と、上部配線用孔と他方電極用孔とを前記第2の絶縁層内に形成する工程と、前記上部配線用孔を銅を含む導電体で埋めることにより上部配線層を形成する工程と、前記他方電極用孔を銅を含む導電体で埋めることにより前記キャパシタの他方電極を形成する工程とをさらに備え、前記上部配線用孔を銅を含む導電体で埋めることにより上部配線層を形成する工程と、前記他方電極用孔を銅を含む導電体で埋めることにより前記キャパシタの他方電極を形成する工程とは同一工程で行なわれる、請求項1~4のいずれかに記載の半導体装置の製造方法。

【請求項6】 配線とキャパシタとを備える半導体装置であって、

前記配線と前記キャパシタの一方電極とはともに銅を含む導電体から形成されていて、

かつ前記配線を覆うように形成されたバリア層と前記キャパシタの誘電体層とが同一層から形成されている、半導体装置。

【請求項7】 配線とキャパシタとを備える半導体装置であって、

前記配線と前記キャパシタの一方電極とはともに銅を含む導電体から形成されていて、

かつ前記配線を覆うように形成されたバリア層と前記キャパシタの誘電体層と が互いに異なる層から形成されている、半導体装置。

【請求項8】 配線が形成されている配線用孔とキャパシタが形成されているキャパシタ用孔とを備え、かつ前記配線用孔の容積は前記キャパシタ用孔の容積よりも小さいことを特徴とする、請求項6または7に記載の半導体装置。

【請求項9】 キャパシタが形成されているキャパシタ用孔を備え、前記キャパシタ用孔は、互いに径の異なる第1の部分と第2の部分とを有し、前記第1の部分と前記第2の部分との境界において前記キャパシタ用孔の径が不連続に変化していることを特徴とする、請求項6~8のいずれかに記載の半導体装置。

#### 【発明の詳細な説明】

#### [0001]

#### 【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に関し、より特定的には銅を含む導電体からなる配線とキャパシタとを備えた半導体装置およびその製造方法に関する。

#### [0002]

#### 【従来の技術】

半導体装置の代表として知られているマイクロプロセッサやメモリ等のLSI (Large Scale Integrated circuit) においては、集積度の向上につれてキャパシタなどの個々の素子の寸法が益々微細化されてきている。これに伴ない、各素子を接続する配線についても微細化が進められ、配線の断面積が小さくされてき

ている。配線の断面積が減少すれば、配線の抵抗値が高くなる。このため、従来のA1 (アルミニウム)系金属に代わって、より抵抗値の低いCu (銅)系金属を用いた配線が採用される傾向にある。

[0003]

このようなCu系金属を用いた配線とキャパシタとを備えた半導体装置の製造方法が、たとえば特開2001-313373号公報(特許文献1)に開示されている。上記公報に開示された半導体装置の製造方法は以下の通りである。

[0004]

絶縁層中にキャパシタ部分以外の部分を形成するためのバイアと、キャパシタ部分を形成するためのバイアおよびトレンチとが形成される。次に、これらのバイアおよびトレンチにバリア層および誘電層が付着される。このバリア層がキャパシタの下部電極となっている。続いて、キャパシタ部分の誘電層上にフォトレジストがバターニングされることにより、キャパシタ部分以外の誘電層がエッチングされ、キャパシタ部分以外のバリア層が露出される。次に、キャパシタ部分の誘電層上のフォトレジストが除去され、キャパシタ部分以外のバリア層とキャパシタ部分の誘電層とその他の露出表面との上にバリア層およびCu層が付着される。その後、CMP(Chemical mechanical Polish)により絶縁層上の余分なバリア層と誘電層とCu層とが除去され、キャパシタを備えた半導体装置が製造される。また、上記以外のCu系金属を用いた配線とキャパシタとを備えた半導体装置の製造方法は、たとえば特開2001-177076号公報(特許文献2)に開示されている。

[0005]

【特許文献1】

特開2001-313373号公報

[0006]

【特許文献2】

特開2001-177076号公報

[0007]

【発明が解決しようとする課題】

しかしながら、上記製造方法を用いてCu系金属を用いた配線とキャパシタとを備えた半導体装置を製造する場合においては、キャパシタの下部電極および配線部分のバリアメタル層を形成する工程と、キャパシタの誘電層を形成する工程と、配線部分のバリアメタル層上に形成された誘電層を除去する工程と、配線層およびキャパシタの他方電極となるCu層を形成する工程と、配線層上の余分なCu層を除去する工程と、配線層上にバリア層を形成する工程とが少なくとも必要である。このため、製造工程が冗長であるという問題があった。この問題により、コストや工期が余分にかかっていた。

# [0008]

したがって、本発明の目的は、製造工程の簡略化が可能な半導体装置およびそ の製造方法を提供することである。

#### [0009]

#### 【課題を解決するための手段】

本発明における半導体装置の製造方法は、銅を含む導電体からなる配線とキャパシタとを備えた半導体装置の製造方法であって、第1の絶縁層を形成する工程と、第1の絶縁層内に配線用孔とキャパシタ用孔とを形成する工程と、銅を含む導電体で配線用孔を埋めることにより配線層を形成する工程と、銅を含む導電体でキャパシタ用孔の一部を埋めることによりキャパシタの一方電極を形成する工程とを備えている。銅を含む導電体で配線用孔を埋めることにより配線層を形成する工程と、銅を含む導電体でキャパシタ用孔の一部を埋めることによりキャパシタの一方電極を形成する工程とは同一工程で行なわれる。

#### [0010]

#### 【発明の実施の形態】

以下、本発明の実施の形態について図を用いて説明する。

# [0011]

#### (実施の形態1)

図1~図11(a)、(b)は、本発明の実施の形態1における配線とキャパシタとを備える半導体装置の製造方法を工程順に示す断面図である。

# [0012]

図1を参照して、層間絶縁層3a内にたとえばCuなどよりなる下部配線5a、5bが形成される。次に、層間絶縁層3aおよび下部配線5a、5bを覆うように、バリア層4aと層間絶縁層3b(第1の絶縁層)とが積層して形成される。バリア層4aは、Cuの酸化防止および拡散防止のために形成される絶縁層である。層間絶縁層3a、3bは、たとえばSi〇₂、Si〇、MSQ(メチルシルセスキオキサンポリマー)、HSQ(水素化シルセスキオキサンポリマー)、有機ポリマーなどよりなる。バリア層4aはたとえばSiCやSiCNよりなる

# [0013]

図2を参照して、通常の写真製版技術およびエッチング技術により、バリア層4 aの上面が露出するように、配線用孔7 aとキャパシタ用孔9 aとが層間絶縁層3 b内に開口される。配線用孔7 aは、配線23が形成される配線部分1 aに開口される。キャパシタ用孔9 aは、キャパシタ21が形成されるキャパシタ部分1 bに開口される。このとき、配線用孔7 aとキャパシタ用孔9 aとは、配線用孔7 aの容積がキャパシタ用孔9 aの容積よりも小さくなるように開口される

#### [0014]

図3 (a) を参照して、配線用孔7 a の周囲以外の部分を覆うようにフォトレジスト11がパターニングされる。

# [0015]

図4 (a) を参照して、配線用孔7aの周囲の層間絶縁層3bが一定の深さまでエッチングされることにより、配線用孔7bが開口される。その後、フォトレジスト11が除去される。

#### [0016]

ここで、図3(b)、図4(b)を参照して、配線用孔7aの周囲とキャパシタ用孔9bの周囲とを除く部分を覆うようにフォトレジスト11がパターニングされ、配線用孔7aの周囲とキャパシタ用孔9bの周囲との層間絶縁層3bが一定の深さまでエッチングされることにより、配線用孔7bとともにキャパシタ用孔9bが開口されてもよい。

# [0017]

図5を参照して、通常の写真製版技術およびエッチング技術により、配線用孔 7 a およびキャパシタ用孔 9 a の底部のバリア層 4 a がエッチングされる。これにより、配線用孔 7 a およびキャパシタ用孔 9 a の底部には下部配線 5 a 、 5 b が露出する。

# [0018]

図6を参照して、配線用孔7a、7bとキャパシタ用孔9aとの側壁および底部と、層間絶縁層3bの上部とを覆うように、バリアメタル層13が形成される。バリアメタル層13は、たとえばCVD (Chemical Vapor Deposition) 法またはスパッタ法によりTaNを成膜することにより形成される。バリアメタル層13は、下地の金属(下部配線5a、5b)と安定した接触を得るために形成される導電層である。

# [0019]

図7を参照して、バリアメタル層13の上部を覆うようにたとえばメッキ法によりCu層15が形成される。ここで、Cu層15は、配線用孔7a、7bを完全に埋めるような厚さであって、かつキャパシタ用孔9aの一部を埋めるような厚さで形成される。

#### [0020]

図8を参照して、層間絶縁層3bよりも上の位置にあるCu層15とバリアメタル層13とが、たとえばCMP (Chemical Mechanical Polish) 法により除去される。これにより、Cu層15は、配線部分1aのCu層15aとキャパシタ部分1bのCu層15bとに分離される。このCu層15aは配線層となり、Cu層15bはキャパシタの一方電極となる。

#### [0021]

図9を参照して、Cu層15a、15bの上部と層間絶縁層3bの上部とを覆うように被覆層17が形成される。被覆層17は、たとえばCVD法などによりSiCやSiCNを成膜することにより形成される。この被覆層17は、配線層の上部を覆うバリア層17aおよびキャパシタの誘電体層17bとなる。

#### [0022]

図10を参照して、被覆層17の上部を覆うようにたとえばA1よりなる導電層19が形成される。そして、キャパシタ部分1bを覆うようにフォトレジスト11がパターニングされる。

#### [0023]

図11(a)を参照して、キャパシタ部分1b以外の導電層19がエッチング されることにより、キャパシタの他方電極が形成される。以上の工程により、本 実施の形態における配線23とキャパシタ21とを備える半導体装置1が得られ る。

# [0024]

なお、図3(b)、図4(b)に示すように配線用孔7bとともにキャパシタ 用孔9bが開口された場合には、配線23とキャパシタ21とを備える半導体装置1は、図11(b)のようになる。この場合には、キャパシタ用孔9a、9b が、互いに径の異なるキャパシタ用孔9aとキャパシタ用孔9bとから形成され ている。そして、キャパシタ用孔9aとキャパシタ用孔9bとの境界において、 径が不連続に変化している。さらに、キャパシタ21は段差部分20を有している。

#### [0025]

なお、本実施の形態において、層間絶縁層3 a 、3 b とバリア層4 a 、4 b と 、被覆層17との各々については、他の材質の絶縁体で構成されてもよい。また 、下部配線5 a 、5 b とバリアメタル層13と導電層19の各々については、ほ かの材質の導電体で構成されてもよい。さらに、C u 層15は、銅を含む導電層であればよい。

#### [0026]

本実施の形態における半導体装置1の製造方法によれば、配線層となるCu層15aを形成する工程と、キャパシタ21の一方電極となるCu層15bを形成する工程とが同一工程で形成されている。これにより、配線層となるCu層とキャパシタの一方電極となるCu層とが別工程で形成される場合よりも半導体装置1の製造方法が簡略化される。また、キャパシタ21の他方電極にCu以外の導電層を用いることができる。

# [0027]

上記製造方法において好ましくは、配線層となるCu層15aとキャパシタ21の一方電極となるCu層15bとを覆う被覆層17を形成する工程をさらに備えている。これにより、配線層を覆う被覆層17とキャパシタの誘電体層となる被覆層17とが同一工程により形成されるので、被覆層17とキャパシタの誘電体層となる被覆層17とが別工程により形成される場合よりも半導体装置1の製造方法が簡略化される。

# [0028]

上記製造方法において好ましくは、被覆層17は、Cu層15aの上部を覆う バリア層17aである。これにより、Cu層15aが層間絶縁層3b内に拡散す ることが防止される。

#### [0029]

本実施の形態の半導体装置1は、配線23とキャパシタ21とを備え、配線23とキャパシタ21の一方電極とはともにCu層15から形成されていて、かつ配線23を覆うように形成されたバリア層17aとキャパシタ21の誘電体層17bとが同一層から形成されている。これにより、配線23とキャパシタ21の一方電極とがともに同一工程で形成される。かつ、バリア層17aとキャパシタ21の誘電体層17bとが同一工程で形成される。したがって、半導体装置1の製造工程の簡略化が可能となる。

#### [0030]

本実施の形態の半導体装置1において好ましくは、配線23が形成されている配線用孔7a、7bとキャパシタ21が形成されているキャパシタ用孔9a、9bとを備えている。かつ、配線用孔7a、7bの容積はキャパシタ用孔9a、9bの容積よりも小さい。これにより、配線用孔7a、7bをCu層15で埋めることにより配線層を形成し、かつキャパシタ用孔9a、9b内にCu層15によりキャパシタの一方電極を形成する工程において、配線用孔7a、7bを完全に埋めるような厚さであって、かつキャパシタ用孔9a、9bの一部を埋めるような厚さで容易にCu層15が形成可能である。したがって、配線層となるCu層15aとキャパシタ21の一方電極となるCu層15bとが同一工程で形成可能

であるので、半導体装置1の製造工程の簡略化が可能である。

#### [0031]

本実施の形態の半導体装置1において好ましくは、キャパシタ用孔9a、9bが、互いに径の異なるキャパシタ用孔9aとキャパシタ用孔9bとから形成されている。そして、キャパシタ用孔9aとキャパシタ用孔9bとの境界において、径が不連続に変化している。これにより、キャパシタ用孔9aとキャパシタ用孔9bとの境界に段差部分20ができる。このため、キャパシタ用孔9a、9bの内壁に沿って形成されるキャパシタ21の一方電極にも段差が生じ、キャパシタ21の他方電極との対向面積が段差部分20の分だけ増加する。

# [0032]

#### (実施の形態2)

本実施の形態の製造方法は、まず図1~図9に示す実施の形態1の製造工程と 同様の製造工程を経る。よってその説明を省略する。

#### [0033]

図12~図17は、本発明の実施の形態2における配線とキャパシタとを備える半導体装置の製造方法を工程順に示す断面図である。

#### [0034]

図12を参照して、被覆層17の上部を覆うように層間絶縁層3c (第2の絶縁層)が形成される。

#### [0035]

図13を参照して、通常の写真製版技術およびエッチング技術により、バリア層17aおよび誘電体層17bの上面が露出するように、通常の写真製版技術およびエッチング技術により、上部配線用孔7cと他方電極用孔9cとが層間絶縁層3c内に開口される。

#### [0036]

図14を参照して、通常の写真製版技術およびエッチング技術により、上部配線用孔7dと他方電極用孔9dとが層間絶縁層3c内に開口される。

#### [0037]

図15を参照して、他方電極用孔9a、9bの周囲を覆うようにフォトレジス

ト11がパターニングされ、上部配線用孔7cの底部のバリア層17aがエッチングされる。これにより、上部配線用孔7cの底部にはCu層15aが露出する

#### [0038]

図16を参照して、フォトレジスト11が除去された後、上部配線用孔7c、7dと他方電極用孔9c、9dとの側壁および底部と、層間絶縁層3cの上部とを覆うようにバリアメタル層14が形成される。そして、バリアメタル層14の上部を覆うようにCu層25が形成される。ここで、Cu層25は、上部配線用孔7c、7dと他方電極用孔9c、9dとを埋めるような厚さで形成される。

#### [0039]

図17を参照して、層間絶縁層3cよりも上の位置にあるCu層25とバリアメタル層14とがたとえばCMP法により除去される。これにより、Cu層25は、Cu層25aとCu層25bとに分離される。このCu層25aは上部配線層となり、Cu層25bはキャパシタの他方電極となる。そして、Cu層25a、25bと層間絶縁層3cとの上部を覆うように、バリア層27が形成される。以上の工程により、本実施の形態における配線23とキャパシタ21とを備える半導体装置1が得られる。

# [0040]

本実施の形態においては、配線層となるCu層15aの上に上部配線となるCu層25aが形成される場合に、上部配線となるCu層25bとキャパシタ21の他方電極となるCu層25bとが同一工程で形成される。したがって、上部配線となる銅層とキャパシタの他方電極となる銅層とが別工程で形成される場合よりも半導体装置1の製造方法が簡略化される。

#### [0041]

#### (実施の形態3)

本実施の形態の製造方法は、まず図1~図7に示す実施の形態1の製造工程と 同様の製造工程を経る。よってその説明を省略する。

#### [0042]

図18~図23は、本発明の実施の形態3における配線とキャパシタとを備え

る半導体装置の製造方法を工程順に示す断面図である。

[0043]

図18を参照して、Cu層15の上部を覆うように被覆層17が形成される。

図19を参照して、キャパシタ部分1bを覆うようにフォトレジスト11がパターニングされる。そして、キャパシタ部分1b以外の被覆層17がエッチングされることにより、キャパシタ部分1b以外のCu層15が露出される。残ったキャパシタ部分1bの被覆層17はキャパシタの誘電体層17bとなる。

#### [0044]

図20を参照して、フォトレジスト11が除去される。

図21を参照して、キャパシタの誘電体層17bで覆われていない部分のCu層15およびバリアメタル層13が、たとえばCMP法により除去される。これにより、Cu層15は、配線部分1aのCu層15aとキャパシタ部分1bのCu層15bとに分離される。このCu層15aは配線層となり、Cu層15bはキャパシタの一方電極となる。

# [0045]

図22を参照して、層間絶縁層3bの上部とキャパシタの誘電体層17bの上部とを覆うようにバリア層18が形成される。そして、通常の写真製版技術およびエッチング技術により、キャパシタの誘電体層17bの上部のバリア層18がエッチングされる。

#### [0046]

図23を参照して、バリア層18の上部とキャパシタの誘電体層17bの上部とを覆うように導電層25が形成される。そして、通常の写真製版技術およびエッチング技術により、キャパシタ部分1b以外の導電層25がエッチングされる。これにより、キャパシタの他方電極が形成される。以上の工程により、本実施の形態における配線23とキャパシタ21とを備える半導体装置1が得られる。

#### [0047]

本実施の形態においては、Cu層15bとなる部分を覆う被覆層17を除去する工程と、Cu層15bを覆うバリア層18を形成する工程とをさらに備えている。これにより、Cu層15bを覆うバリア層18とキャパシタの誘電体層17

bが別工程により形成されるので、バリア層18とキャパシタの誘電体層17b との各々に適した層が形成可能となる。

#### [0048]

本実施の形態の半導体装置1は、配線23とキャパシタ21とを備え、配線23とキャパシタ21の一方電極とはともにCu層15から形成されていて、かつ配線23を覆うように形成されたバリア層18とキャパシタ21の誘電体層17bとが互いに異なる層から形成されている。これにより、バリア層18とキャパシタの誘電体層17bとの各々に適した層が形成可能となる。

#### [0049]

以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。

#### [0050]

#### 【発明の効果】

以上のように、本発明の半導体装置の製造方法によれば、配線層となる第1の 銅層とキャパシタの一方電極となる第1の銅層とが同一工程で形成されている。 これにより、配線層となる銅層とキャパシタの一方電極となる銅層とが別工程で 形成される場合よりも半導体装置1の製造方法が簡略化される。また、上部配線 に銅以外の導電層を用いることができる。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施の形態1~3における配線とキャパシタとを備える 半導体装置の製造方法の第1工程を示す概略断面図である。
- 【図2】 本発明の実施の形態1~3における配線とキャパシタとを備える 半導体装置の製造方法の第2工程を示す概略断面図である。
- 【図3】 (a)は、本発明の実施の形態1~3における配線とキャパシタとを備える半導体装置の製造方法の第3工程を示す概略断面図、(b)は、本発明の実施の形態1における配線とキャパシタとを備える半導体装置の製造方法の第3工程の他の例を示す概略断面図である。

- 【図4】 (a)は、本発明の実施の形態1~3における配線とキャパシタとを備える半導体装置の製造方法の第4工程を示す概略断面図、(b)は、本発明の実施の形態1における配線とキャパシタとを備える半導体装置の製造方法の第4工程の他の例を示す概略断面図である。
- 【図5】 本発明の実施の形態1~3における配線とキャパシタとを備える 半導体装置の製造方法の第5工程を示す概略断面図である。
- 【図6】 本発明の実施の形態1~3における配線とキャパシタとを備える 半導体装置の製造方法の第6工程を示す概略断面図である。
- 【図7】 本発明の実施の形態1~3における配線とキャパシタを備える半 導体装置の製造方法の第7工程を示す概略断面図である。
- 【図8】 本発明の実施の形態1および2における配線とキャパシタとを備える半導体装置の製造方法の第8工程を示す概略断面図である。
- 【図9】 本発明の実施の形態1および2における配線とキャパシタとを備える半導体装置の製造方法の第9工程を示す概略断面図である。
- 【図10】 本発明の実施の形態1における配線とキャパシタとを備える半 導体装置の製造方法の第10工程を示す概略断面図である。
- 【図11】 (a)は、本発明の実施の形態1における配線とキャパシタとを備える半導体装置を示す概略断面図、(b)は、本発明の実施の形態1における配線とキャパシタとを備える半導体装置の他の例を示す概略断面図である。
- 【図12】 本発明の実施の形態2における配線とキャパシタとを備える半 導体装置の製造方法の第10工程を示す概略断面図である。
- 【図13】 本発明の実施の形態2における配線とキャパシタとを備える半 導体装置の製造方法の第11工程を示す概略断面図である。
- 【図14】 本発明の実施の形態2における配線とキャパシタとを備える半導体装置の製造方法の第12工程を示す概略断面図である。
- 【図15】 本発明の実施の形態2における配線とキャパシタとを備える半 導体装置の製造方法の第13工程を示す概略断面図である。
- 【図16】 本発明の実施の形態2における配線とキャパシタとを備える半 導体装置の製造方法の第14工程を示す概略断面図である。

- 【図17】 本発明の実施の形態2における配線とキャパシタとを備える半導体装置を示す概略断面図である。
- 【図18】 本発明の実施の形態3における配線とキャパシタとを備える半 導体装置の製造方法の第8工程を示す概略断面図である。
- 【図19】 本発明の実施の形態3における配線とキャパシタとを備える半 導体装置の製造方法の第9工程を示す概略断面図である。
- 【図20】 本発明の実施の形態3における配線とキャパシタとを備える半 導体装置の製造方法の第10工程を示す概略断面図である。
- 【図21】 本発明の実施の形態3における配線とキャパシタとを備える半 導体装置の製造方法の第11工程を示す概略断面図である。
- 【図22】 本発明の実施の形態3における配線とキャパシタとを備える半 導体装置の製造方法の第12工程を示す概略断面図である。
- 【図23】 本発明の実施の形態3における配線とキャパシタとを備える半 導体装置を示す概略断面図である。


# 【符号の説明】

1 半導体装置、1a 配線部分、1b キャパシタ部分、3a~3c 層間 絶縁層、4a,17a,18,27 バリア層、5a,5b下部配線、7a,7 b 配線用孔、7c,7d 上部配線用孔、9a,9b キャパシタ用孔、9c,9d 他方電極用孔、11 フォトレジスト、13,14 バリアメタル層、15,15a,15b,25,25a,25b Cu層、17 被覆層、17b 誘電体層、19 導電層、20 段差部分、21 キャパシタ、23 配線。


# 【書類名】

図面


【図1】




【図2】





【図3】






【図4】







【図5】




[図6]




【図7】




【図8】




【図9】




【図10】




【図11】







【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】



【図22】



【図23】



【書類名】

要約書

【要約】

【課題】 製造工程の簡略化が可能な半導体装置およびその製造方法を提供する

【解決手段】 本発明のCu層15aからなる配線23とキャパシタ21とを備えた半導体装置1の製造方法は、層間絶縁層3bを形成する工程と、層間絶縁層3b内に配線用孔7a、7bとキャパシタ用孔9aとを形成する工程と、Cu層15aで配線用孔7a、7bを埋めることにより配線層を形成する工程と、Cu層15aでキャパシタ用孔9aの一部を埋めることによりキャパシタの一方電極を形成する工程とを備えている。Cu層15aで配線用孔7a、7bを埋めることにより配線層を形成する工程と、Cu層15aでキャパシタ用孔9aの一部を埋めることによりキャパシタの一方電極を形成する工程とは同一工程で行なわれる。

【選択図】

図11

# 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社